Satura rādītājs:

Kordiskais algoritms, izmantojot VHDL: 4 soļi
Kordiskais algoritms, izmantojot VHDL: 4 soļi

Video: Kordiskais algoritms, izmantojot VHDL: 4 soļi

Video: Kordiskais algoritms, izmantojot VHDL: 4 soļi
Video: «Развлечение с музыкой и программированием», Коннор Харрис и Стивен Крюсон 2024, Jūlijs
Anonim

Autors: AmCoderhttps://www.linkedin.com/in/mitu

Sinhronā FIFO, LIFO/steka projektēšana Verilog
Sinhronā FIFO, LIFO/steka projektēšana Verilog
Sinhronā FIFO, LIFO/steka projektēšana Verilog
Sinhronā FIFO, LIFO/steka projektēšana Verilog
Video saskarne ar FPGA, izmantojot VGA
Video saskarne ar FPGA, izmantojot VGA
Video saskarne ar FPGA, izmantojot VGA
Video saskarne ar FPGA, izmantojot VGA
Sinhronizatori, pulksteņa domēna šķērsošana, pulksteņu ģeneratori, malu detektori, daudz kas cits - būtiskas kniebienu shēmas
Sinhronizatori, pulksteņa domēna šķērsošana, pulksteņu ģeneratori, malu detektori, daudz kas cits - būtiskas kniebienu shēmas
Sinhronizatori, pulksteņa domēna šķērsošana, pulksteņu ģeneratori, malu detektori, daudz kas cits - būtiskas kniebienu shēmas
Sinhronizatori, pulksteņa domēna šķērsošana, pulksteņu ģeneratori, malu detektori, daudz kas cits - būtiskas kniebienu shēmas

Par: Mitu Radžs - tikai hobijs un skolnieks - mikroshēmu dizaineris - programmatūras izstrādātājs - fizikas un matemātikas entuziasts Vairāk par AmCoder »

## Šī ir visvairāk noklikšķinātā, populārākā saite Google tīklā CORDIC ALGORITHM VHDL ieviešanai, lai radītu sinusa un kosinusa viļņus. daudzus gadus. CORDIC ir šāds algoritms, kas ir nekas cits kā nobīdes un pievienošanas loģika, ko izmanto, lai aprēķinātu plašu funkciju klāstu, ieskaitot noteiktas trigonometriskās, hiperboliskās, lineārās un logaritmiskās funkcijas. Šis ir algoritms, ko izmanto kalkulatoros utt. Tādējādi, izmantojot tikai vienkāršus pārslēdzējus un papildinātājus, mēs varam izstrādāt aparatūru ar mazāku sarežģītību, bet DSP jaudu, izmantojot kordisku algoritmu. Tādējādi to var veidot kā tukšu RTL dizainu VHDL vai Verilog, neizmantojot īpašas peldošā komata vienības vai sarežģītus matemātiskos IP.

1. darbība: VHDL un Modelsim

Šeit kordiskais algoritms tiek ieviests, izmantojot VHDL, lai radītu sinusoidālo un cose vilni. Tas var ļoti precīzi izvadīt ievades leņķa sinusu un kosinusu. Kods ir sintezējams FPGA. Modelsim tiek izmantots, lai modelētu dizainu un testa stendu.

2. solis: VHDL kods dizainam un testa stendam

Dizaina un pārbaudes stenda VHDL kods
Dizaina un pārbaudes stenda VHDL kods

Peldošā komata skaitļu attēlošanai tiek izmantota binārā mērogošanas tehnika.

Pirms kodēšanas, lūdzu, iziet pievienotos dokumentus.

Iet cauriSimulējot cordic_v4.vhd - Dizains -Ieeja ir leņķis 32 bitos + zīmes bits; tas var apstrādāt jebkuru leņķi no 0 līdz +/- 360 grādiem ar ievades precizitāti 0,000000000233 grādi. Sniedzot ievadi -> MSB ir zīmes bits, bet pārējie 32 biti apzīmē lielumu. ar precizitāti 0,00001526. Lūdzu, ņemiet vērā, ka iznākums tiek parādīts 2 komplimenta formā, ja attiecīgā sinusa vai cos vērtība ir negatīva. Testb.vhd simulācija - Dizaina pārbaudes stends (1) Ievades leņķi un vilkšanas atiestatīšana = '0'. Pēc diviem simulācijas soļiem atvelciet uz “1” un “palaist visu”. (2) Simulācijas logā iestatiet sin un cos signālu rādiusu kā decimāldaļu un formātu> Analogs (automātisks). (3) Tāliniet, lai redzētu viļņu formu pareizi.

3. darbība. Pievienotie faili

(1) cordic_v4.vhd - dizains. (2) testb.vhd - dizaina stends.

(3) Dokuments par to, kā piespiest leņķa ievadi un konvertēt bināros rezultātus.

Atjauninājums: šie faili ir aizmirsti un vairs netiek nodrošināti. LŪDZU, LIETOJIET FILMUS NO NĀKAMĀS SOLI

4. solis: Mini -Cordic IP kodols - 16 biti

Iepriekš minētās ieviešanas ierobežojums ir lēns, zemāks pulksteņa frekvence, jo tiek veikti aprēķini vienā pulksteņa ciklā. Mini-Cordic IP Core- 16 bitu

- Kritiskie ceļi, kas sadalīti vairākos ciklos, lai uzlabotu veiktspēju.- Ātrāk- FPGA pārbaudīts dizains sintezēts līdz 100 Mhz pulkstenim.- Vairāk apgabala, kas optimizēts HDL, mazāka aparatūra.- Pievienoti slodzes un gatavā statusa signāli.- Vienīgais trūkums ir mazāka izšķirtspēja salīdzinājumā ar iepriekšējais. Testbench:

pilnībā automatizēta no 0 līdz 360 grādu leņķa ievades

Pievienotie faili: 1) mini cordic galvenais vhdl fails 2) mini cordic testa stends 3) Mini Cordic IP Core rokasgrāmata 4) Dokuments par leņķu piespiešanu un rezultātu konvertēšanu

Ja rodas kādi jautājumi, lūdzu, sazinieties ar mani:

Mitu Radžs

seko man:

pasts: [email protected]

### Kopējais lejupielāžu skaits: 325 līdz 01.01.2021 ###

### Kods pēdējo reizi rediģēts: jūlijs-07-2020 ###

Ieteicams: